IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Inventors:

Hisao KOGA, et al.

Application No.:

10/780,898

Filed:

February 19, 2004

For:



RECEIVING APPARATUS AND METHOD FOR DIGITAL MULTI-CARRIER TRANSMISSION

CLAIM FOR PRIORITY

Assistant Commissioner of Patents Washington, D.C. 20231

Dear Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified application and the priority provided in 35 USC 119 is hereby claimed:

Japanese Appln. No. 2003-041118, filed February 19, 2003 and Japanese Appln. No. 2003-345408, filed March 10, 2003.

In support of this claim, certified copies of said original foreign applications are filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 USC 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Date: March 10, 2004

James E. Ledbetter Registration No. 28,732

JEL/spp

ATTORNEY DOCKET NO. <u>L8612.04104</u>

STEVENS, DAVIS, MILLER & MOSHER, L.L.P.

1615 L Street, NW, Suite 850

P.O. Box 34387

Washington, DC 20043-4387 Telephone: (202) 785-0100 Facsimile: (202) 408-5200

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月19日

出 願 番 号 Application Number:

特願2003-041118

[ST. 10/C]:

[JP2003-041118]

出 願 人
Applicant(s):

松下電器産業株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 2月26日





【書類名】

特許願

【整理番号】

2913050050

【提出日】

平成15年 2月19日

【あて先】

特許庁長官殿

【国際特許分類】

H04B 3/54

【発明者】

【住所又は居所】

福岡市博多区美野島4丁目1番62号 パナソニック

コミュニケーションズ株式会社内

【氏名】

古賀 久雄

【発明者】

【住所又は居所】

福岡市博多区美野島4丁目1番62号 パナソニック

コミュニケーションズ株式会社内

【氏名】

▲児▼玉 宣貴

【発明者】

【住所又は居所】

福岡市博多区美野島4丁目1番62号 パナソニック

コミュニケーションズ株式会社内

【氏名】

小西 泰輔

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】

岩橋 文雄

【選任した代理人】

【識別番号】

100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938

【書類名】 明細書

【発明の名称】 受信装置

【特許請求の範囲】

【請求項1】検波部とキャリア検出器とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、

前記検波部は、受信信号をウェーブレット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェーブレット変換器と、前記ウェーブレット変換器からの2n-1番目(nは正の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)複素信号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変換器とを有し、

前記キャリア検出器は、前記検波部からの複素信号を1サンプリング遅延する 1サンプリングの遅延器と、前記検波部からの複素信号と1サンプリング遅延し た前記複素信号とからサブキャリアペアで構成される複素サブキャリア間の位相 差を求める複素除算器と、前記複素除算器から出力され複素サブキャリア間の位 相差を示す信号としての複素信号を使用して直交座標上で各象限における信号点 数を求め、求めた前記信号点数の中から最大値を選択する位相差分布測定器と、 選択した前記最大値としきい値とを比較することにより所望信号が受信されてい るかどうかを判定する比較判定器とを有することを特徴とする受信装置

【請求項2】前記位相差分布測定器は、複素信号を π /4位相推移させる位相推移器と、複素信号の符号を判定する符号判定器と、各象限に分布する信号点をカウントする複数のカウンターと、前記複数のカウンターの出力値の中から最大値を検出する最大値検出器とを有し、前記比較判定器は、検出した前記最大値としきい値とを比較してキャリア検出を判定することを特徴とする請求項1に記載の受信装置。

【請求項3】前記位相差分布測定器は、複素信号の同相信号および直交信号の 各符号を判定する符号判定器と、前記各符号判定器における各符号をカウントす る複数のカウンターと、前記複数のカウンターの出力値の中から最大値を検出す る最大値検出器とを有し、前記比較判定器は、検出した前記最大値としきい値と を比較してキャリア検出を判定することを特徴とする請求項1に記載の受信装置

【請求項4】検波部とキャリア検出器とシンボル同期回路とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、

前記検波部は、受信信号をウェーブレット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェーブレット変換器と、前記ウェーブレット変換器からの2n-1番目(nは正の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)複素信号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変換器とを有し、

前記キャリア検出器は、前記検波部からの複素信号を1サンプリング遅延する 1サンプリングの遅延器と、前記検波部からの複素信号と1サンプリング遅延し た前記複素信号とからサブキャリアペアで構成される複素サブキャリア間の位相 差を求める複素除算器と、前記複素除算器から出力され複素サブキャリア間の位 相差を示す信号としての複素信号を使用して直交座標上で各象限における信号点 数を求め、前記信号点数の中から最大値を選択する位相差分布測定器と、選択し た前記最大値としきい値とを比較することにより所望信号が受信されているかど うかを判定する比較判定器とを有し、

前記シンボル同期回路は、前記複素除算器より出力される複素信号に対して累積加算を行って平均値を得る複素加算器と、前記複素加算器で得られた平均値を使用することにより同期ずれ値を演算する同期ずれ演算器と、演算した前記同期ずれ値より正しい同期タイミングを推定し検波部へ同期タイミングをフィードバックする同期タイミング推定器とを有することを特徴とする受信装置。

【請求項5】検波部とキャリア検出器とシンボル同期回路とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、

前記検波部は、受信信号をウェーブレット変換する互いに直交するM個の実係

数ウェーブレットフィルタで構成されるウェーブレット変換器と、前記ウェーブレット変換器からの2n-1番目(nは正の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)複素信号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変換器とを有し、

前記キャリア検出器は、前記検波部からの複素信号を1 サンプリング遅延する 1 サンプリングの遅延器と、前記検波部からの複素信号と1 サンプリング遅延した前記複素信号とから複素サブキャリア間位相差を求める複素除算器と、前記複素除算器からの複素信号の同相信号および直交信号の各符号を判定する符号判定器と、前記各符号判定器より出力される各符号をカウントするカウンターと、前記各符号判定器より出力される各符号に対応した入力複素信号のインデックス 1 (但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $1 \le n \le (M/2-1)$ 、を記憶するインデックスバッファと、前記カウンターの出力値の中から最大値を検出する最大値検出器と、検出した前記最大値と対応する前記インデックスを選択する選択器と、前記最大値としきい値とを比較してキャリア検出を判定する比較判定器とを有し、

前記シンボル同期回路は、前記複素除算器より出力される複素信号に対して選択されたインデックスに対応する複素信号のみを選択する選択器と、選択された前記複素信号のみを使用して累積加算を行って平均値を得る複素加算器と、前記複素加算器で得られた平均値を使用することにより同期ずれ値を演算する同期ずれ演算器と、演算した前記同期ずれ値より正しい同期タイミングを推定し前記検波部へ同期タイミングをフィードバックする同期タイミング推定器とを有することを特徴とする受信装置。

【請求項6】受信信号をウェーブレット変換するウェーブレット変換器と受信信号からキャリアを検出するキャリア検出器とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、

前記ウェーブレット変換器は、受信信号を順次に1サンプル遅延するM-1個(Mは複数)の1サンプル遅延器と、受信信号と順次に1サンプル遅延したM-

1個の信号とを入力するM個のダウンサンプラと、実係数を有するポリフェーズフィルタで構成されると共に前記M個のダウンサンプラの出力信号を入力するプロトタイプフィルタと、前記プロトタイプフィルタの出力信号を入力する高速M点の離散コサイン変換器とを有し、

前記キャリア検出器は、受信信号を1シンボル分だけ遅延させる1シンボル遅延器と、受信信号と前記1シンボル遅延した信号とを乗算する乗算器と、受信信号と1シンボル前の信号との相関を取るために移動平均を行う1シンボル移動平均回路とを有することを特徴とする受信装置。

【請求項7】実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、

自動で利得を制御できるAGC回路と、前記AGC回路のゲインレベルをしきい値と比較して判定するレベル判定器と、アナログ信号をディジタル信号へ変換するA/D変換器と、判定した前記ゲインレベルに基づいて前記A/D変換器から入力した受信信号が所望信号かどうかを判定するキャリア検出器と、前記キャリア検出器から出力される受信信号に対して同期処理を行うシンボル同期回路とを有することを特徴とする受信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法(Digital Wavelet Multi Carrier伝送方法、以下、「DWMC伝送方法」と記載する)を用いた受信装置に関するものである。

[0002]

【従来の技術】

実係数ウェーブレットフィルタバンクを用いたディジタル変復調処理による伝送方法は、マルチキャリア変調方式の一種による伝送方法であり、実係数フィルタバンクにより複数のディジタル変調波を合成して送信信号を生成するものである(例えば、非特許文献1参照)。各キャリアの変調方式としては、PAM(P

ulse Amplitude Modulation)が用いられる。

[0003]

DWMC伝送方法によるデータ伝送について、図15~図18を用いて説明する。図15はウェーブレット波形の例を示す波形図であり、図16はDWMC伝送方法における送信波形の例を示す波形図、図17はDWMC伝送方法における送信スペクトルの例を示すスペクトル図、図18はDWMC伝送方法における送信フレームの構成例を示すフレーム図である。

[0004]

DWMC伝送方法によるデータ伝送は、図15に示すように、各サブキャリアのインパルス応答が各サブキャリア内で重なり合いながら伝送される。各伝送シンボルは、図16に示すように各サブキャリアのインパルス応答が合成された時間波形となる。図17に振幅スペクトルの例を示す。

[0005]

DWMC伝送方法では、図16の伝送シンボルを数十個~数百個程度集めて1つの伝送フレームを構成する。DWMC伝送フレームの構成例を図18に示す。このDWMC伝送フレームには、情報用シンボルの他にフレーム同期のための同期用シンボルや等化用シンボルなどが含まれる。

[0006]

マルチキャリアを使用した通信においては、通常、キャリア検出とシンボル同期は同じ回路で同時に行われることが多い。キャリア検出とシンボル同期を行うキャリア検出/シンボル同期回路の構成方法としては、主に2通りの方法が考えられる(例えば、非特許文献2参照)。第1の方法は専用の既知信号を設ける方法である。この場合、キャリア検出およびシンボル同期の精度は高いが、伝送効率が犠牲になるという問題がある。第2の方法はOFDM(Orthogonal Frequency Division Multiplex、直交周波数分割多重)信号そのものの特長であるガードインターバルを利用する方法である。ガードインターバルはOFDMの有効シンボルのうち後半部分をOFDM前半に接続したものである。よって、OFDMシンボルの前半と後半には同じ信号が存在するため、時間軸上で相関を利用することによりキャリア検出と同時にシン

ボル同期を行うことができる。相関を利用した方式は、既知信号として連続するシンボルに対し同じ情報(例えばALL1)を割り当てて送信すれば第1の方法にも適用できる。

[0007]

図13は従来のキャリア検出/シンボル同期回路を示すブロック図であり、図14(a)は既知信号を使用した従来方法におけるフレームフォーマット例を示すフォーマット図、図14(b)はガードインターバルを使用した従来方法におけるシンボル構成例を示すフォーマット図である。

[00008]

図13において、301は遅延器、303は乗算器、305は移動平均回路である。

[0009]

このように構成されたキャリア検出/シンボル同期回路について、その動作を 説明する。

[0010]

まず、遅延器301は1/搬送波間隔(f0)(1シンボル周期)だけ信号を遅延させ、乗算器303は受信信号と遅延器301の出力信号とを乗算し、移動平均回路305において、第1の方法では1シンボル周期の間、第2の方法ではガードインターバル区間で平均化を行う。第1の方法として既知信号に同じ情報を送信する場合は前後のシンボル間で強い相関がある。また、第2の方法の場合、ガードインターバル部分はOFDMシンボルの後半部分と同じであるため、後半部分と強い相関がある。逆に後半部分以外との相関では、両者が白色雑音に近いということから相関の大きさは小さくなる。この特長を利用することによって、キャリア検出/シンボル同期を行うことができる。

$\{0\ 0\ 1\ 1\}$

DWMC伝送方法に従来の技術を適用した場合、DWMCの時間軸における信号波形長(インパルス応答長)がシンボル周期よりも長いため、図15のように、各サブキャリア内でも各シンボルは重なり合いながら伝送される。このためガードインターバルは使用できないので、第2の方法は適用不可能である。また、

第1の方法を適用した場合、キャリア検出/シンボル同期の専用回路が別に必要となる。さらに、使用帯域内に狭帯域妨害波などが存在した場合には狭帯域妨害波の相関性によりキャリア検出およびシンボル同期の精度が劣化するという問題点があった。

[0012]

【非特許文献1】

貴家仁志著、「マルチレート信号処理」株式会社昭晃堂、1995年 【非特許文献2】

伊丹誠著「~ディジタル放送/移動通信のための~OFDM変調技術」トリケプス、2000年

[0013]

【発明が解決しようとする課題】

このように従来のDWMC伝送方法を用いた受信装置では、信号波形長がシンボル周期よりも長いためガードインターバルが使えず、また、時間軸上での相関処理ではキャリア検出/シンボル同期用に別回路が必要となり、さらに狭帯域妨害波などが存在する環境下では妨害波の相関性により特性が劣化することにより、時間軸上での相関処理によるキャリア検出/シンボル同期を適用することが困難であるという問題点を有していた。

[0014]

この受信装置では、DWMC伝送方法に周波数領域でのキャリア検出およびシンボル同期を適用することができ、また簡素な回路構成で狭帯域干渉波の影響を軽減することができることが要求されている。

 $\{0\ 0\ 1\ 5\}$

本発明は、この要求を満たすため、DWMC伝送方法に周波数領域でのキャリア検出およびシンボル同期を適用することができ、また簡素な回路構成で狭帯域干渉波の影響を軽減することができる受信装置を提供することを目的とする。

[0016]

【課題を解決するための手段】

この課題を解決するために本発明の受信装置は、検波部とキャリア検出器とを

有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブレット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェーブレット変換器と、ウェーブレット変換器からの2n-1番目(nは正の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、1≤n≤(M/2-1)、サブキャリア番号を0~M-1とする)複素信号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変換器とを有し、キャリア検出器は、検波部からの複素信号を1サンプリング遅延する1サンプリングの遅延器と、検波部からの複素信号と1サンプリング遅延した複素信号とからサブキャリアペアで構成される複素サブキャリア間の位相差を求める複素除算器と、複素除算器から出力され複素サブキャリア間の位相差を求める複素除算器と、複素除算器から出力され複素サブキャリア間の位相差を示す信号としての複素信号を使用して直交座標上で各象限における信号点数を求め、求めた信号点数の中から最大値を選択する位相差分布測定器と、選択した最大値としきい値とを比較することにより所望信号が受信されているかどうかを判定する比較判定器とを有する構成を備えている。

[0017]

これにより、DWMC伝送方法に周波数領域でのキャリア検出およびシンボル 同期を適用することができ、また簡素な回路構成で狭帯域干渉波の影響を軽減す ることができる受信装置が得られる。

$\{0018\}$

【発明の実施の形態】

本発明の請求項1に記載の受信装置は、検波部とキャリア検出器とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブレット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェーブレット変換器と、ウェーブレット変換器からの2n-1番目(nは正の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)複素信号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変換器とを有

し、キャリア検出器は、検波部からの複素信号を1サンプリング遅延する1サンプリングの遅延器と、検波部からの複素信号と1サンプリング遅延した複素信号とからサブキャリアペアで構成される複素サブキャリア間の位相差を求める複素除算器と、複素除算器から出力され複素サブキャリア間の位相差を示す信号としての複素信号を使用して直交座標上で各象限における信号点数を求め、求めた信号点数の中から最大値を選択する位相差分布測定器と、選択した最大値としきい値とを比較することにより所望信号が受信されているかどうかを判定する比較判定器とを有することとしたものである。

[0019]

この構成により、正弦波で構成される受信信号に対してという限定はあるが、 少ない演算量で複素情報を得ることができ、キャリア間位相差の分布を用いて所 望信号の有無を検出する周波数領域でのキャリア検出を行うことができるので、 周波数領域でのキャリア検出を適用することができ、DWMC伝送方法を適用で きると共に簡素な回路構成で狭帯域干渉波の影響を軽減することができるという 作用を有する。

[0020]

請求項2に記載の受信装置は、請求項1に記載の受信装置において、位相差分 布測定器は、複素信号を π / 4 位相推移させる位相推移器と、複素信号の符号を 判定する符号判定器と、各象限に分布する信号点をカウントする複数のカウンタ ーと、複数のカウンターの出力値の中から最大値を検出する最大値検出器とを有 し、比較判定器は、検出した最大値としきい値とを比較してキャリア検出を判定 することとしたものである。

[0021]

この構成により、象限の境界に位相差が分布した場合でもキャリアを検出することができ、また、4象限のうちの1つの象限にしきい値以上の位相差の分布が集中した場合にキャリアを検出することができるという作用を有する。

[0022]

請求項3に記載の受信装置は、請求項1に記載の受信装置において、位相差分 布測定器は、複素信号の同相信号および直交信号の各符号を判定する符号判定器 と、各符号判定器における各符号をカウントする複数のカウンターと、複数のカウンターの出力値の中から最大値を検出する最大値検出器とを有し、比較判定器は、検出した最大値としきい値とを比較してキャリア検出を判定することとしたものである。

[0023]

この構成により、象限の境界に位相差が分布した場合でもキャリアを検出することができ、また、2象限のうちの1つの象限にしきい値以上の位相差の分布が集中した場合でもキャリアを検出することができ、さらに、また請求項2に記載の受信装置よりも象限数は半分となるが回路を簡素化することができるという作用を有する。

[0024]

請求項4に記載の受信装置は、検波部とキャリア検出器とシンボル同期回路と を有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャ リア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブレット 変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェ ーブレット変換器と、ウェーブレット変換器からの2n-1番目(nは正の整数)の出力を複素情報の同相成分とし、2 n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする) 複素信号を生 成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変 換器とを有し、キャリア検出器は、検波部からの複素信号を1サンプリング遅延 する1サンプリングの遅延器と、検波部からの複素信号と1サンプリング遅延し た複素信号とからサブキャリアペアで構成される複素サブキャリア間の位相差を 求める複素除算器と、複素除算器から出力され複素サブキャリア間の位相差を示 す信号としての複素信号を使用して直交座標上で各象限における信号点数を求め 、信号点数の中から最大値を選択する位相差分布測定器と、選択した最大値とし きい値とを比較することにより所望信号が受信されているかどうかを判定する比 較判定器とを有し、シンボル同期回路は、複素除算器より出力される複素信号に 対して累積加算を行って平均値を得る複素加算器と、複素加算器で得られた平均 値を使用することにより同期ずれ値を演算する同期ずれ演算器と、演算した同期

ずれ値より正しい同期タイミングを推定し検波部へ同期タイミングをフィードバックする同期タイミング推定器とを有することとしたものである。

[0025]

この構成により、例えば4シンボル長のウェーブレットを用いた場合には、キャリア検出処理からシンボル同期処理に移行するまでの時間について少なくとも3シンボル分の時間を短縮することができるという作用を有する。

[0026]

請求項5に記載の受信装置は、検波部とキャリア検出器とシンボル同期回路と を有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャ リア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブレット 変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェ ーブレット変換器と、ウェーブレット変換器からの2n-1番目 (nは正の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする) 複素信号を生 成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変 換器とを有し、キャリア検出器は、検波部からの複素信号を1サンプリング遅延 する1サンプリングの遅延器と、検波部からの複素信号と1サンプリング遅延し た複素信号とから複素サブキャリア間位相差を求める複素除算器と、複素除算器 からの複素信号の同相信号および直交信号の各符号を判定する符号判定器と、各 符号判定器より出力される各符号をカウントするカウンターと、各符号判定器よ り出力される各符号に対応した入力複素信号のインデックス n (但し、1≤ n≤ (M ∕ 2 − 1)、サブキャリア番号を 0 ~M − 1とする)を記憶するインデック スバッファと、カウンターの出力値の中から最大値を検出する最大値検出器と、 検出した最大値と対応するインデックスを選択する選択器と、最大値としきい値 とを比較してキャリア検出を判定する比較判定器とを有し、シンボル同期回路は 、複素除算器より出力される複素信号に対して選択されたインデックスに対応す る複素信号のみを選択する選択器と、選択された複素信号のみを使用して累積加 算を行って平均値を得る複素加算器と、複素加算器で得られた平均値を使用する ことにより同期ずれ値を演算する同期ずれ演算器と、演算した同期ずれ値より正

しい同期タイミングを推定し検波部へ同期タイミングをフィードバックする同期 タイミング推定器とを有することとしたものである。

[0027]

この構成により、正しそうな複素信号のみを使用して同期タイミングを推定することができるので、同期タイミングの推定精度を向上させることができるという作用を有する。

[0028]

請求項6に記載の受信装置は、受信信号をウェーブレット変換するウェーブレット変換器と受信信号からキャリアを検出するキャリア検出器とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、ウェーブレット変換器は、受信信号を順次に1サンプル遅延するM-1個(Mは複数)の1サンプル遅延器と、受信信号と順次に1サンプル遅延したM-1個の信号とを入力するM個のダウンサンプラと、実係数を有するポリフェーズフィルタで構成されると共にM個のダウンサンプラの出力信号を入力するプロトタイプフィルタと、プロトタイプフィルタの出力信号を入力する高速M点の離散コサイン変換器とを有し、キャリア検出器は、受信信号を1シンボル分だけ遅延させる1シンボル遅延器と、受信信号と1シンボル遅延した信号とを乗算する乗算器と、受信信号と1シンボル前の信号との相関を取るために移動平均を行う1シンボル移動平均回路とを有することとしたものである。

[0029]

この構成より、ウェーブレット変換器内のプロトタイプフィルタ部分の処理までを随時シンボル単位で行っておき、時間軸上での相関を利用したキャリア検出器でキャリアが検出された場合、周波数変換処理を行うDCT部分の処理を開始することができるので、次処理に遅延なく移行することができ、また消費電力を抑えることができるという作用を有する。

[0030]

請求項7に記載の受信装置は、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、自動で利得を制御できるAGC回路と、AGC回路のゲインレベルをしきい値と比較して判定

するレベル判定器と、アナログ信号をディジタル信号へ変換するA/D変換器と、判定したゲインレベルに基づいてA/D変換器から入力した受信信号が所望信号かどうかを判定するキャリア検出器と、キャリア検出器から出力される受信信号に対して同期処理を行うシンボル同期回路とを有することとしたものである。

[0031]

この構成により、所望信号が受信された場合のAGCのゲインレベルは雑音しかない場合よりも下がるので、このゲインレベルとしきい値とを比較して後回路のキャリア検出器とシンボル同期回路をON/OFFすることにより消費電力を低減することができるという作用を有する。

[0032]

以下、本発明の実施の形態について、図1~図12を用いて詳細に説明する。 また、以下の実施の形態においては、特に断らない限り、ウェーブレット変換は コサイン変調フィルタバンクによって行われるものとする。

[0033]

(実施の形態1)

図1は、本発明の実施の形態1による受信装置を構成する検波部とキャリア検 出器とを示すブロック図である。

[0034]

図1において、15はキャリア検出器、17は検波部である。検波部17において、1は互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェーブレット変換器、3はウェーブレット変換器1からの2n-1番目の出力を複素情報の同相成分(Iチャネル)、2n番目の出力を直交成分(Qチャネル)として(但し、1≦n<M/2とする)複素信号を生成する複素信号生成器、5は並列に入力される複素データを直列に変換する並直列変換器(P/S変換器)である。キャリア検出器15において、7は1サンプリング時間遅延させる遅延器、9は複素除算器、11は複素除算器9から出力される複素信号(複素サブキャリア間の位相差)を使用して直交座標上で各象限における信号点数を求め、その中から最大値を選択する位相差分布演算器、13は位相差分布演算器11から出力される最大値としきい値とを比較して所望信号の有無を判定する比較判定器

である。

[0035]

[0036]

まず、検波部 17は、受信信号をウェーブレット変換器 1によってウェーブレット変換する。このとき、2 n-1 番目と 2 n 番目のサブキャリア出力(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号は $0 \sim M-1$ とする)は、それぞれ図 2 中の各 f n を周波数とする正弦波に対する c o s $(\phi$ n)、s i n $(\phi$ n)となる。そして、複素信号生成器 3 は、c o s $(\phi$ n)を実部データ、s i n $(\phi$ n)を虚部データとして複素信号を生成する。最後に並直列変換器 5 によってシリアル複素信号を得る。

[0037]

次に、1サンプリング分遅延した複素信号を用いて複素除算器9で複素除算を行うことにより複素サブキャリア間の位相差を求める。位相差分布演算器11では直交座標上の各象限における位相差の分布を演算する。図3(a)は所望信号が存在しない場合の例であり、図3(b)は所望信号が存在する場合の例を示す。AWGN(Additive White Gaussian Noise)環境を仮定すると、所望信号が存在しない場合は雑音のみとなるので、複素サブキャリア間の位相差は図3(a)に示すように各象限にランダムに分布すること

になるが、所望信号が存在する場合は複素サブキャリア間の位相差は同じような値をとる可能性が高い(特に雑音レベルが小さい場合)。このため、各象限の信号点数の中から最大値を求め、比較判定器13でその最大値としきい値を比較して所望信号の有無を判定することができる。

[0038]

ところで、本実施の形態では、合計(M/2-1)個の複素信号生成器 3 を使用したが、ウェーブレット変換器 1 からの出力を並直列変換し、そのシリアルデータのうち 2 n-1 番目と 2 n 番目が複素信号生成器 3 へ入力されるように、タイミング制御を行うことにより、1 個の複素信号生成器 3 でも実現可能である。

[0039]

このような構成にすることにより、正弦波で構成される受信信号に対してという限定はあるが、少ない演算量で複素情報を得ることができ、キャリア間位相差の分布を用いて所望信号の有無を検出する周波数領域でのキャリア検出を行うことが可能となる。なお、説明したキャリア検出器は複素信号が扱えるFFTベースのマルチキャリア受信装置でも使用可能である。

[0040]

(実施の形態2)

図4は、本発明の実施の形態2による受信装置を構成するキャリア検出器の位相差分布演算器を示すブロック図である。なお、本実施の形態2による受信装置の構成は実施の形態1と同様、図1の構成である。

[0041]

図4において、39はキャリア検出器15における位相差分布演算器(図1においては位相差分布演算器11)、31は複素信号(複素サブキャリア間位相差)を $\pi/4$ だけ位相推移する位相推移器、33は複素信号と $\pi/4$ だけ位相推移した複素信号との各々の符号を判定する符号判定器、35は各象限の信号点数をカウントするカウンター、37は各象限の中で最も多かった信号点数を検出する最大値検出器である。

[0042]

このように構成された位相差分布演算器39について、その動作を図5を用い



て説明する。送信側は既知信号としてすべて同じ情報(例えばALL1)を送っていると仮定する。図5(a)は位相差分布演算器39に入力された複素信号を示す分布図であり、図5(b)は図5(a)を $\pi/4$ だけ位相を推移させた時の信号点を示す分布図である。まず、図5(a)において各象限における複素信号点をカウントし、次に、図5(b)において再度同様にカウントする。これにより、I、Q軸の境界に複素信号点が集中した場合でも正確に最大値検出が可能である。なお、図4では符号判定器毎に4つのカウンターを使用しているが、3つでも可能である。

[0043]

このような構成にすることにより、1つの象限にしきい値以上の複素信号が集中した場合に所望信号の検出を行うことができる。

[0044]

(実施の形態3)

図6は、本発明の実施の形態3による受信装置を構成するキャリア検出器の位相差分布演算器を示すブロック図である。なお、本実施の形態による受信装置の構成は実施の形態1と同様、図1に示す構成である。

[0045]

図6において、53はキャリア検出器15における位相差分布演算器(図1の位相差分布演算器11)、51は複素信号(複素サブキャリア間位相差)の同相信号および直交信号の各々の符号を判定する符号判定器、35は符号判定器51から出力される各符号をカウントするカウンター、37はカウンター35の中で最も多かった数を検出する最大値検出器である。

$[0\ 0\ 4\ 6]$

このように構成された位相差分布演算器53について、その動作を図7を用いて説明する。送信側は既知信号としてすべて同じ情報(例えばALL1)を送っていると仮定する。図7(a)は符号判定器51で同相信号の符号を判定している分布図(+側に3つ)であり、図7(b)は直交信号の符号を判定している分布図(+側に1つ、-側に2つ)である。まず、図7(a)において同相信号の各符号をカウントし、次に、図7(b)において再度同様にカウントする。これ

により、I、Q軸の境界に複素信号点が集中した場合でも正確に最大値検出が可能である。なお、図6では符号判定器毎にカウンターを2つ使用しているが、1つでも可能である。

[0047]

このような構成にすることにより、1つの象限にしきい値以上の複素信号が集中した場合に所望信号の検出を行うことができる。また実施の形態2と比較して各象限の大きさが2倍となるが、回路構成が簡素化される。

[0048]

(実施の形態4)

図8は、本発明の実施の形態4による受信装置を構成する検波部とキャリア検出器とシンボル同期回路とを示すブロック図である。

[0049]

図8において、17は検波部、77はシンボル同期回路、81はキャリア検出 器である。検波部17において、1は互いに直交するM個の実係数ウェーブレッ トフィルタで構成されるウェーブレット変換器、3はウェーブレット変換器1か らの2n-1番目の出力を複素情報の同相成分(Iチャネル)、2n番目の出力 を直交成分(Qチャネル)として(但し、1≤n<M/2とする)複素データを 生成する複素信号生成器、5は並列に出力される複素データを直列に変換する並 直列変換器(P/S変換器)である。キャリア検出器81において、7は1サン プリング時間遅延させる遅延器、9は複素除算器、79は複素除算器9から出力 される複素信号(複素サブキャリア間の位相差)を使用して直交座標上で各象限 における信号点数を求め、その中から最大値を選択する位相差分布演算器、13 は位相差分布演算器79から出力される最大値としきい値とを比較して所望信号 の有無を判定する比較判定器である。シンボル同期回路77において、71は入 力される複素信号を累積加算する複素加算器、73は同期ずれ演算器、75は同 期タイミング推定器である。図8に示すように、1サンプリングの遅延器7およ び複素除算器9は、キャリア検出器81とシンボル同期回路77とで共有されて いる。

[0050]

このように構成された受信装置について、その動作を説明する。送信側は既知信号としてすべて同じ情報(例えばALL1)を送っていると仮定する。

[0051]

まず、検波部17およびキャリア検出器81の動作については実施の形態1と 同じである。次に、シンボル同期回路77では、キャリア検出器81より複素除 算後の複素信号(複素サブキャリア間位相差)を受け取る。このとき、検波部1 7でのシンボル同期タイミングが正確に合っていれば、検波部17からの出力は 全て等しい値となるが、シンボル同期タイミングが合っていなければ、そのずれ の度合いτとサブキャリア周波数 f c によって 2 π f c ・ τ の位相回転を受けた 値となっている。次に、1サンプリングの遅延器7と複素除算器9により、隣り 合う複素サブキャリア間の複素除算を行い、複素サブキャリア間位相差を求める 。隣り合う複素サブキャリア間の周波数間隔fiは全て同じであるから、全ての 複素サブキャリア間位相差(複素値)は等しい値2πfi・τとなる(実際には 、伝送路の影響などを受け、2πfi・τよりもばらついた値となる)。この複 素サブキャリア間位相差を複素加算器71によって累積加算することにより平均 値θmを求め、同期ずれ演算器73においてサブキャリア間間隔fiと平複素サ ブキャリア間位相差θmとから同期ずれ値τ求める。その結果を同期タイミング 推定器75に与えることにより、検波部17に対し同期タイミングをフィードバ ックする。

[0052]

このような構成にすることにより、1サンプリングの遅延器7および複素除算器9をキャリア検出器81およびシンボル同期回路77で共有するため回路を簡素化でき、また、キャリア検出からシンボル同期までの移行期間を削減することができる(例えば、4シンボル長のウェーブレットを使用してDWMC通信を行う場合、キャリア検出処理からシンボル同期処理に移行する時間を少なくとも3シンボル分の時間だけ短縮することが可能である)。なお、上記で説明したキャリア検出器81および同期回路77は、複素信号が扱えるFFTベースのマルチキャリア受信装置でも使用可能である。

[0053]

(実施の形態5)

図9は、本発明の実施の形態5による受信装置を構成する検波部とキャリア検 出器とシンボル同期回路とを示すブロック図である。

[0054]

図9において、17は検波部、97はシンボル同期回路、99はキャリア検出 器である。検波部17において、1は互いに直交するM個の実係数ウェーブレッ トフィルタで構成されるウェーブレット変換器、3はウェーブレット変換器1か らの2n-1番目の出力を複素情報の同相成分(Iチャネル)、2n番目の出力 を直交成分(Qチャネル)として(但し、1≦n<M/2とする)複素信号を生 成する複素信号生成器、5は並列に出力される複素信号を直列に変換する並直列 変換器(P/S変換器)である。キャリア検出器99において、7は1サンプリ ング時間遅延させる遅延器、9は複素除算器、51は複素信号(複素サブキャリ ア間位相差)の同相信号および直交信号の各々の符号を判定する符号判定器、3 5は符号判定器51から出力される各符号をカウントするカウンター、91はカ ウンター35でカウントされる複素信号のインデックスn(但し、 $1 \le n \le (M)$ ✓2−1)、サブキャリア番号を0~M−1とする)を記憶するインデックスバ ッファ、37はカウンターの中で最も多かった数を検出する最大値検出器、93 は最大値となったカウンターのインデックスを選択する選択器である。シンボル 同期回路97において、95は複素除算器9より出力される複素信号に対して、 キャリア検出器99内において選択されたインデックスに対応するデータのみを 選択する選択器、71は入力される複素信号を累積加算する複素加算器、73は 同期ずれ演算器、75は同期タイミング推定器である。図9に示すように、1サ ンプリングの遅延器7および複素除算器9は、キャリア検出器99とシンボル同 期回路97とで共有されている。

[0055]

このように構成された受信装置について、その動作を説明する。送信側は既知信号としてすべて同じ情報(例えばALL1)を送っていると仮定する。

[0056]

まず、検波部17の動作については実施の形態1と同じである。また、キャリ

ア検出器 9 9 およびシンボル同期回路 9 7 は実施の形態 3 および 4 と類似した動作である。違う点は、キャリア検出器 9 9 において、各符号判定器 5 1 より出力される各符号に対応した入力複素信号のインデックス n (但し、1 ≤ n ≤ (M/2-1)、サブキャリア番号を 0 ~ M − 1 とする)を記憶するインデックスバッファ 9 1 と、最大値となったカウンターのインデックスを選択する選択器 9 3 とが追加され、シンボル同期回路 9 7 において、複素除算器 9 より出力される複素信号に対して選択されたインデックスに対応するデータのみを選択する選択器 9 5 が追加されたことである。なお、キャリア検出器 9 9 では実施の形態 3 に示した位相差分布演算器を基に記載しているが、実施の形態 2 に示した位相差分布演算器を基に記載しているが、実施の形態 2 に示した位相差分布演算器を基にしても同様な構成が可能である。

[0057]

このような構成にすることにより、位相差分布において最も集中した象限にある複素サブキャリア間位相差(正しそうな複素サブキャリア間位相差)のみを使用して同期タイミングを推定することにより、実施の形態4よりも同期タイミングの推定精度を向上させることができる。なお、上記で説明したキャリア検出器99およびシンボル同期回路97は、複素信号が扱えるFFTベースのマルチキャリア受信装置でも使用可能である。

(0058)

(実施の形態6)

図10は本発明の実施の形態6による受信装置を構成する検波部のウェーブレット変換器とキャリア検出器とを示すブロック図であり、図11は図10におけるポリフェーズ構成のプロトタイプフィルタを示すブロック図である。なお、本 実施の形態による受信装置の検波部の構成は図8、図9と同様の構成である。

[0059]

図10において、1は検波部のウェーブレット変換器、307はキャリア検出器である。ウェーブレット変換器1において、111は受信信号を1サンプリング時間だけ遅延させる遅延器、113は受信信号のサンプリングレートをM分の1にするダウンサンプラ、115はプロトタイプフィルタ、117は高速の離散コサイン変換(TYPE4)器である。キャリア検出器307において、301

は受信信号を1シンボル分だけ遅延させる1シンボル遅延器、303は受信信号と1シンボル遅延した信号とを乗算する乗算器、305は受信信号と1シンボル前の信号と相関を取るために移動平均を行う1シンボル移動平均回路である。また、図11において、115はプロトタイプフィルタであり、図10におけるプロトタイプフィルタ115に相当する。プロトタイプフィルタ115において、131はプロトタイプフィルタ115のフィルタ係数をもつ乗算器、133は2入力加算器、135は1シンボル時間(Mサンプリング時間)遅延させる遅延器である。

[0060]

このように構成された受信装置について動作を説明する。送信側は既知信号としてすべて同じ情報(例えばALL1)を送っていると仮定する。キャリア検出器307は時間軸上で信号の相関(1シンボル前の信号波形との相関)を利用してキャリアを検出するものである。図10において、DCTIV117以外の回路は常時動作させておき、キャリア検出器307においてキャリア検出が行われた場合DCTIV117の動作を開始する。

[0061]

このような構成にすることにより、時間軸上での信号の相関を利用したキャリア検出器を使用した場合でも、キャリア検出から復調動作までの移行期間を削減することができる(例えば、4シンボル長のウェーブレットを使用してDWMC通信を行う場合、キャリア検出処理から受信処理に移行する時間を少なくとも3シンボル分の時間だけ短縮することが可能である)。また、キャリア検出器307で所望信号が検出されるまではDCTIV117は動作しないので、受信装置の消費電力を抑えることができる。

[0062]

(実施の形態 7)

図12は、本発明の実施の形態7による受信装置を示すブロック図である。図 12において、151は受信信号に対して利得を与えるAGC回路、153はア ナログ信号をディジタル信号へ変換するA/D変換器、155はキャリア検出器 、157はシンボル同期回路、159はAGC回路151からのゲインレベルと しきい値とを比較してキャリア検出器155およびシンボル同期回路157をON/OFFするレベル判定器である。

[0063]

このように構成された受信装置について、その動作を説明する。

[0064]

まず、所望信号が存在しない場合におけるAGC回路151のゲインは最大ゲインの設定となる。所望信号が存在する場合は、受信信号のレベルに合わせてAGC回路151のゲインを設定する。このため所望信号が存在する場合は、通常AGC回路151のゲインは小さくなっているので、レベル判定器159においてしきい値とAGC回路151のゲインレベルとを比較判定することにより、所望信号が存在する場合のみキャリア検出器155およびシンボル同期回路157を動作させるようにすることができる。

[0065]

このような構成にすることにより、所望信号が存在する場合のみキャリア検出 器155およびシンボル同期回路157が動作するようにすることができるので 、受信装置の消費電力を抑えることができる。

(0066)

【発明の効果】

以上説明したように本発明の請求項1に記載の受信装置によれば、検波部とキャリア検出器とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブレット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成されるウェーブレット変換器と、ウェーブレット変換器からの2n-1番目(n は正の整数)の出力を複素情報の同相成分とし、2n 番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)複素信号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並直列変換器とを有し、キャリア検出器は、検波部からの複素信号を1 サンプリング遅延する1 サンプリングの遅延器と、検波部からの複素信号と1 サンプリング遅延した複素信号とからサブキャリアペアで構成される複素サブキャリ

ア間の位相差を求める複素除算器と、複素除算器から出力され複素サブキャリア間の位相差を示す信号としての複素信号を使用して直交座標上で各象限における信号点数を求め、求めた信号点数の中から最大値を選択する位相差分布測定器と、選択した最大値としきい値とを比較することにより所望信号が受信されているかどうかを判定する比較判定器とを有することにより、正弦波で構成される受信信号に対してという限定はあるが、少ない演算量で複素情報を得ることができ、キャリア間位相差の分布を用いて所望信号の有無を検出する周波数領域でのキャリア検出を行うことができるので、周波数領域でのキャリア検出を適用することができ、DWMC伝送方法を適用できると共に簡素な回路構成で狭帯域干渉波の影響を軽減することができるという有利な効果が得られる。

[0067]

請求項2に記載の受信装置によれば、請求項1に記載の受信装置において、位相差分布測定器は、複素信号を $\pi/4$ 位相推移させる位相推移器と、複素信号の符号を判定する符号判定器と、各象限に分布する信号点をカウントする複数のカウンターと、複数のカウンターの出力値の中から最大値を検出する最大値検出器とを有し、比較判定器は、検出した最大値としきい値とを比較してキャリア検出を判定することにより、象限の境界に位相差が分布した場合でもキャリアを検出することができ、また、4象限のうちの1つの象限にしきい値以上の位相差の分布が集中した場合にキャリアを検出することができるという有利な効果が得られる。

[0068]

請求項3に記載の受信装置によれば、請求項1に記載の受信装置において、位相差分布測定器は、複素信号の同相信号および直交信号の各符号を判定する符号判定器と、各符号判定器における各符号をカウントする複数のカウンターと、複数のカウンターの出力値の中から最大値を検出する最大値検出器とを有し、比較判定器は、検出した最大値としきい値とを比較してキャリア検出を判定することにより、象限の境界に位相差が分布した場合でもキャリアを検出することができ、また、2象限のうちの1つの象限にしきい値以上の位相差の分布が集中した場合にキャリアを検出することができ、さらに、また請求項2に記載の受信装置よ

りも象限数は半分となるが回路を簡素化することができるという有利な効果が得られる。

[0069]

請求項4に記載の受信装置によれば、検波部とキャリア検出器とシンボル同期 回路とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマル チキャリア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブ レット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成され るウェーブレット変換器と、ウェーブレット変換器からの2n-1番目(nは正 の整数)の出力を複素情報の同相成分とし、2n番目の出力を直交成分として(但し、1≦n≦(M/2−1)、サブキャリア番号を0~M−1とする)複素信 号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並 直列変換器とを有し、キャリア検出器は、検波部からの複素信号を1サンプリン グ遅延する1サンプリングの遅延器と、検波部からの複素信号と1サンプリング 遅延した複素信号とからサブキャリアペアで構成される複素サブキャリア間の位 相差を求める複素除算器と、複素除算器から出力され複素サブキャリア間の位相 差を示す信号としての複素信号を使用して直交座標上で各象限における信号点数 を求め、信号点数の中から最大値を選択する位相差分布測定器と、選択した最大 値としきい値とを比較することにより所望信号が受信されているかどうかを判定 する比較判定器とを有し、シンボル同期回路は、複素除算器より出力される複素 信号に対して累積加算を行って平均値を得る複素加算器と、複素加算器で得られ た平均値を使用することにより同期ずれ値を演算する同期ずれ演算器と、演算し た同期ずれ値より正しい同期タイミングを推定し検波部へ同期タイミングをフィ ードバックする同期タイミング推定器とを有することにより、例えば4シンボル 長のウェーブレットを用いた場合には、キャリア検出処理からシンボル同期処理 に移行するまでの時間について少なくとも3シンボル分の時間を短縮することが できるという有利な効果が得られる。

[0070]

請求項5に記載の受信装置によれば、検波部とキャリア検出器とシンボル同期 回路とを有し、実係数ウェーブレットフィルタバンクを使用するディジタルマル

チキャリア伝送方法を用いた受信装置であって、検波部は、受信信号をウェーブ レット変換する互いに直交するM個の実係数ウェーブレットフィルタで構成され るウェーブレット変換器と、ウェーブレット変換器からの2n-1番目(nは正 の整数)の出力を複素情報の同相成分とし、2 n番目の出力を直交成分として(但し、 $1 \le n \le (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)複素信 号を生成する複素信号生成器と、並列に出力される複素信号を直列に変換する並 直列変換器とを有し、キャリア検出器は、検波部からの複素信号を1サンプリン グ遅延する1サンプリングの遅延器と、検波部からの複素信号と1サンプリング 遅延した複素信号とから複素サブキャリア間位相差を求める複素除算器と、複素 除算器からの複素信号の同相信号および直交信号の各符号を判定する符号判定器 と、各符号判定器より出力される各符号をカウントするカウンターと、各符号判 定器より出力される各符号に対応した入力複素信号のインデックス n (但し、1 $\leq n \leq (M/2-1)$ 、サブキャリア番号を $0 \sim M-1$ とする)を記憶するイン デックスバッファと、カウンターの出力値の中から最大値を検出する最大値検出 器と、検出した最大値と対応するインデックスを選択する選択器と、最大値とし きい値とを比較してキャリア検出を判定する比較判定器とを有し、シンボル同期 回路は、複素除算器より出力される複素信号に対して選択されたインデックスに 対応する複素信号のみを選択する選択器と、選択された複素信号のみを使用して 累積加算を行って平均値を得る複素加算器と、複素加算器で得られた平均値を使 用することにより同期ずれ値を演算する同期ずれ演算器と、演算した同期ずれ値 より正しい同期タイミングを推定し検波部へ同期タイミングをフィードバックす る同期タイミング推定器とを有することにより、正しそうな複素信号のみを使用 して同期タイミングを推定することができるので、同期タイミングの推定精度を 向上させることができるという有利な効果が得られる。

[0071]

請求項6に記載の受信装置によれば、受信信号をウェーブレット変換するウェーブレット変換器と受信信号からキャリアを検出するキャリア検出器とを有し、 実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送 方法を用いた受信装置であって、ウェーブレット変換器は、受信信号を順次に1 サンプル遅延するM-1個(Mは複数)の1サンプル遅延器と、受信信号と順次に1サンプル遅延したM-1個の信号とを入力するM個のダウンサンプラと、実係数を有するポリフェーズフィルタで構成されると共にM個のダウンサンプラの出力信号を入力するプロトタイプフィルタと、プロトタイプフィルタの出力信号を入力する高速M点の離散コサイン変換器とを有し、キャリア検出器は、受信信号を1シンボル分だけ遅延させる1シンボル遅延器と、受信信号と1シンボル遅延品と、受信信号と1シンボル遅延れに信号とを乗算する乗算器と、受信信号と1シンボル前の信号との相関を取るために移動平均を行う1シンボル移動平均回路とを有することにより、この構成より、ウェーブレット変換器内のプロトタイプフィルタ部分の処理までを随時シンボル単位で行っておき、時間軸上での相関を利用したキャリア検出器でキャリアが検出された場合、周波数変換処理を行うDCT部分の処理を開始することができるので、次処理に遅延なく移行することができ、また消費電力を抑えることができるという有利な効果が得られる。

[0072]

請求項7に記載の受信装置によれば、実係数ウェーブレットフィルタバンクを使用するディジタルマルチキャリア伝送方法を用いた受信装置であって、自動で利得を制御できるAGC回路と、AGC回路のゲインレベルをしきい値と比較して判定するレベル判定器と、アナログ信号をディジタル信号へ変換するA/D変換器と、判定したゲインレベルに基づいてA/D変換器から入力した受信信号が所望信号かどうかを判定するキャリア検出器と、キャリア検出器から出力される受信信号に対して同期処理を行うシンボル同期回路とを有することにより、所望信号が受信された場合のAGCのゲインレベルは雑音しかない場合よりも下がるので、このゲインレベルとしきい値とを比較して後回路のキャリア検出器とシンボル同期回路をON/OFFすることにより消費電力を低減することができるという有利な効果が得られる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1による受信装置を構成する検波部とキャリア検出器とを 示すブロック図

【図2】

サブキャリアと正弦波周波数との関係を示すグラフ

【図3】

- (a) 所望信号が存在しない場合の直交座標における受信信号の分布図
- (b) 所望信号が存在する場合の直交座標における受信信号の分布図

【図4】

本発明の実施の形態 2 による受信装置を構成するキャリア検出器の位相差分布 演算器を示すブロック図

【図5】

- (a) 位相差分布演算器に入力された複素信号を示す分布図
- (b) (a) をπ/4 だけ位相を推移させた時の信号点を示す分布図

【図6】

本発明の実施の形態3による受信装置を構成するキャリア検出器の位相差分布 演算器を示すブロック図

【図7】

- (a) 符号判定器で同相信号の符号を判定している分布図
- (b) 直交信号の符号を判定している分布図

【図8】

本発明の実施の形態4による受信装置を構成する検波部とキャリア検出器とシンボル同期回路とを示すブロック図

【図9】

本発明の実施の形態5による受信装置を構成する検波部とキャリア検出器とシンボル同期回路とを示すブロック図

【図10】

本発明の実施の形態6による受信装置を構成する検波部のウェーブレット変換 器とキャリア検出器とを示すブロック図

【図11】

図10におけるポリフェーズ構成のプロトタイプフィルタを示すブロック図

【図12】



本発明の実施の形態 7 による受信装置を示すブロック図

【図13】

従来のキャリア検出/シンボル同期回路を示すブロック図

【図14】

- (a) 既知信号を使用した従来方法におけるフレームフォーマット例を示すフォーマット図
- (b) ガードインターバルを使用した従来方法におけるシンボル構成例を示す フォーマット図

【図15】

ウェーブレット波形の例を示す波形図

【図16】

DWMC伝送方法における送信波形の例を示す波形図

【図17】

DWMC伝送方法における送信スペクトルの例を示すスペクトル図

【図18】

DWMC伝送方法における送信フレームの構成例を示すフレーム図

【符号の説明】

- 1 ウェーブレット変換器
- 3 複素信号生成器
- 5 P/S変換器(並直列変換器)
- 7、135、301 遅延器
- 9 複素除算器
- 11、53、79 位相差分布演算器
- 13 比較判定器
- 15、81、99、155、307 キャリア検出器
- 17 検波部
- 31 位相推移器
- 33 符号判定器
- 35 カウンター





- 37 最大值検出器
- 5 1 符号判定器
- 71 複素加算器
- 73 同期ずれ演算器
- 75 同期タイミング推定器
- 77、97、157 シンボル同期回路
- 91 インデックスバッファ
- 93、95 選択器
- 111 1サンプリング時間遅延素子
- 113 ダウンサンプラ
- 115 プロトタイプフィルタ
- 117 離散コサイン変換器
- 131、303 乗算器
- 133 加算器
- 151 AGC回路
- 153 A/D変換器
- 159 レベル判定器
- 305 移動平均回路

【書類名】

図面


【図1】






【図3】







(b)




【図4】




【図5】






【図6】




【図7】


(a)




(b)




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】




【図14】


(a)

既知信号	情報


(b)




【図15】




【図16】



【図17】



【図18】



【書類名】 要約書

【要約】

【課題】 DWMC伝送方法に周波数領域でのキャリア検出やシンボル同期を 適用することができ、また簡素な回路構成で狭帯域干渉波の影響を軽減すること ができる受信装置を提供することを目的とする。

【解決手段】 検波部17とキャリア検出器15とを有しDWMC伝送方法を用いる受信装置であって、検波部は、受信信号をウェーブレット変換するウェーブレット変換器1と、ウェーブレット変換器からの同相成分および直交成分から複素信号を生成する複素信号生成器3と、並直列変換器5とを有し、キャリア検出器は、1サンプリングの遅延器7と、複素サブキャリア間の位相差を求める複素除算器9と、直交座標上で各象限における信号点数を求め、求めた信号点数の中から最大値を選択する位相差分布演算器11と、選択最大値としきい値とを比較し所望信号が受信されているかどうかを判定する比較判定器13とを有する。

【選択図】 図1

特願2003-041118

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

1990年 8月28日

新規登録

住 所 氏 名 大阪府門真市大字門真1006番地

松下電器産業株式会社